次世代スパコンSPEC

<計算ノード群の構成>

計算ノード数（CPU数）： 8万以上

コア数： 64万以上

ピーク演算性能：10PFLOPS以上

メモリ総容量： 1PB以上（ノード当り16GB）

計算ノード間ネットワーク：6次元メッシュ/トーラス（ユーザービューは3次元トーラス）

　　　　　　　　　　　　　　　　帯域： 3次元の正負各方向にそれぞれ5GB/s x 2（双方向）
　　　　　　　　　　　　　　　　　　　　【理論ピーク】

＜プロセッサ構成＞

●8コア構成、各コア256本の浮動小数点レジスタを備えたスーパースカラ方式

　　・SIMD拡張（積和演算器2個 x 2セット）

●コア共有の2次キャッシュ（6MB，12way）

　　・ハードウェアバリア機構

　　・プリフェッチ機構

　　・セクタキャッシュ機能

　SPARC64^TM VIIIfx
　（提供：富士通(株)）

	仕様
CPU性能	128GFLOPS（16GFLOPSx8コア）
コア数	8個
浮動小数点演算器構成　　（コア当り）	積和演算器：2×2個（SIMD）　　（逆数近似命令： SIMD動作）　除算器：2個　比較器：2個
浮動小数点演算器構成　　（コア当り）	浮動小数点レジスタ(64ビット)：256本　グローバルレジスタ(64ビット)：188本
キャッシュ構成	1次命令キャッシュ：32KB(2way) 　 1次データキャッシュ：32KB(2way) 　 2次キャッシュ：6MB(12way)コア間共有
メモリバンド幅	64GB/s(0.5B/F)
動作周波数	2GHz
チップサイズ	22.7mm x 22.6mm
トランジスタ数	約760 M
消費電力	58W（水冷、30℃時）

より詳細な情報は、「SPARC64^TM VIIIfx Extensions」を参照のこと

＜プログラミング言語、コンパイラ＞

●対応言語
　　・Fortran、XPFortran、C/C++

　　・GNU C/C++拡張仕様

●SPARC64^TM VIIIfxの機能を有効活用するコンパイラ機能

　　・SIMD機構の活用

　　　-自動ベクトル化を応用したSIMD命令の自動生成
　　　-IF文を含むループのSIMD化（マスク付きSIMD化）

　　・大容量レジスタ（倍精度浮動小数点 256本）の有効活用

　　・セクタキャッシュの利用

　　　-セクタキャッシュを考慮したプリフェッチ命令の自動生成

　　　-セクタキャッシュをユーザが意識して利用するためのディレクティブ

　　・自動並列化

　　　-マルチスレッド化、パイプライン並列化機能

●その他
　　・4倍長精度演算をサポート：IEEE754-2008（binary128）及びdouble-double形式

＜ライブラリ及びプログラム開発支援環境＞

●MPIライブラリ（MPI-2.1に対応）

　　・低レイテンシ・高スループットの実現

　　・トポロジ構成を意識した集団通信関数（Bcast /Allgather /Alltoall /Allreduce）を提供

　　・インターコネクトのハードウェアバリア機構を用いたハードバリア/リダクション演算の最適化

●数値計算/科学技術計算ライブラリ

　　・システムにチューニングされたBLAS、LAPACK、FFTW、SSL II（富士通製科学技術計算用ライブラリ）を提供

●開発支援ソフトウェア

　　・デバッガ：DWARF2対応

　　・性能解析ツール：デバッグツール、プロファイラ、MPIトレーサ等の連携